> 数据图表咨询大家HBM封装成本：TSV及芯片键合占主导地位2025-3-0HBM封装成本：TSV及芯片键合占主导地位• 假设裸Die为检测合格Die(KGD)，芯片组装良率为99.5%，TSV通道创建良率为98%的前提下，TSV通道+TSV露铜成本占3D堆叠成本的30%，考虑TSV良率损失后，单TSV工艺成本占3D堆叠成本的37%。• 敏感性分析下，假设芯片组装（键合）良率下降0.5%，3D组装良率损失翻倍，从总成本的4%上升至8%。图：TSV 通道+TSV 背面露铜+TSV 通道良率损失合计占 3D 堆叠成本 37%数据来源：3DinCities，金元证券研究所图：99%的键合良率与 99.5%键合良率敏感性分析数据来源：3DinCities，金元证券研究所金元证券科技传媒
