4.3 三星NPU迭代：算法优化+更多MAC集成◼ 具体架构：NPU 包含两个核心，每个 NPU 核心都有其独立的结构和功能组件，具备可扩展性和独立运行的高效性，能够适应不同的计算需求和处理各种复杂的深度学习任务；NPU 控制器负责管理数据在片上暂存器内存（on-chip scratchpad memory）和外部内存之间的传输，小型 CPU 核心用于执行固件，神经张量压缩机（NTC）通过专用的直接内存访问（DMA）通道、与 NPU 核心相连。◼ NPU核中包括一个超大乘累加阵列（XMAA，含 32×32 个 MAC），由4个 MAA 组（MAAG）组成，每个 MAAG 总共包含32×8 个 MAC。图表：第四代可扩展NPU顶层架构图表：NPU核来源： A Multi-Mode 8k-MAC HW-Utilization-Aware Neural Processing Unit With a Unified Multi-Precision Datapath in 4-nm Flagship Mobile SoC，Sparsity-Aware and Re-configurable NPU Architecture for Samsung Flagship Mobile SoC，中泰证券研究所43
