> 数据图表想关注一下HB 工艺流程图2025-7-3Bumpless 技术大幅度提高 HBM 性能，混合键合为实现方式之一。增加叠层数和 IO 总数可有效地提升 HBM 的内存容量和带宽。堆叠颗粒间的垂直间距是决定可堆叠层数和 IO 密度的关键参数。由于 HBM 的总厚度是根据系统尺寸而确定的（例如：与计算芯片的厚度相同），因此垂直间距越短，可堆叠的层数就越多，这意味着内存容量越大。另一方面，IO 密度与 IO 的直径成反比，而 IO 的直径与 TSV 的纵横比（Aspect ratio）有关。更短的垂直间距有助于减小 IO 的直径，从而提高 IO 密度。如果垂直间距能缩短到 10 m 以下，IO 密度可提高到现有的 1520 倍，同时理论上叠层数可达到现有的 8 倍之多。然而，目前 HBM 采用的凸点键合方式限制了颗粒间的垂直间距，使其难以缩短到 40m 以下，这阻碍了 HBM 的内存容量和带宽的提升。因此，所有 HBM 厂商计划在 HBM4 中导入 Bumpless 技术来大幅度提高 HBM 的性能。其中混合键合就是实现路径之一。混合键合技术是指将两个极为平整的铜介质层表面无缝连接在一起的键合技术。具体实施步骤：首先，通过 CMP 将铜介质层表面研磨到极高的平整度（RMS0.5 nm），铜层的形貌可以根据后续工艺的需求进行调整，目前主流的做法是形成凹形（Cu recess）。CMP 处理后，对表面进行活性化处理，例如采用等离子体（Plasma）处理或表面亲水化修饰等方法，以增强介质层之间的键合力。然后，在室温下将两个表面进行键合，这时主要是介质层间的键合。接下来，将键合体退火至 200300，这不仅提高了介质层之间的结合力，还通过铜的热膨胀促使铜层间实现键合。混合键合工艺的关键点包括：精确管控键合表面的形态，保持键合表面的高度清洁，以避免及键合过程中产生空洞（Void）等缺陷。目前，混合键合技术是研发中的主流方向，众多厂商计划将其运用于 HBM4 的制程中。华金证券综合其他
