> 数据图表各位网友请教一下2.2 CoWoS技术10年5次迭代，受益AI迎来新机遇2025-12-22.2 CoWoS技术10年5次迭代，受益AI迎来新机遇n CoWoS发展历程：从技术角度来看，CoWoS在面积、晶体管数量与内存提升上不断改进。Ø 1）通过光罩拼接技术持续扩大中介层面积，晶体管数量不断增多：CoWoS使用的是硅制造技术，遵守光罩限制的原则，2011年台积电开发出的第一代CoWoS-S硅中介层最大面积为775mm²，已经接近掩膜版的曝光尺寸极限（858mm²），对此，台积电研发出光罩拼接技术突破了该瓶颈，光罩拼接即两个光罩组合，产生重合部分的RDL互联需做到一致。突破光罩限制后，2014年台积电第二代CoWoS-S产品的硅中介层面积达到1150mm²，第三代/第四代/第五代/第六代硅中介层面积分别为1245mm²、1660mm²、2500mm²、3320mm²，对应的集成芯片数量分别为1个soc+4个HBM（内存16GB）、1个soc+6个HBM（内存48GB）、2个soc+8个HBM（内存128GB）、2个soc+12个HBM。硅转接板面积不断增加，便于集成更多元器件，从第三代开始，CoWoS由同质集成转变为异质集成。第五代芯片不仅对逻辑与内存进行了改进，还针对硅中介层的RDL、TSV进行改进，在硅中介层加入了eDTC（嵌入式深沟槽电容器）以进一步稳定电源系统。在应用上，赛灵思高端FPGA“XCVU440”采用了第二代CoWoS，英伟达GP100采用了第三代CoWoS，英伟达A100、H100采用第四代CoWoS。图表：台积电CoWoS封装技术路线图图表：CoWoS时间线梳理来源：Chip Scale Review，亚太芯谷研究院，中泰证券研究所45中泰证券工业制造
