> 数据图表如何才能先进封装的摩尔定律：解成本2026-1-1先进封装的摩尔定律：解成本➢ 从芯片设计及制造领域而言，芯粒及高端先进封装的组合可实现“混合制程”+缩短上市时间+可复用+良率改善。芯粒（Chiplet）基于需求考虑不同工艺，比如CPU需要较高性能选择3nm工艺，而I/O或模拟电路则可以使用成熟制程。再者，开发新产品可以复用此前IP，不需要整片IC设计，缩短研发周期及设计成本，并且能够实现独立验证➢ 图表：单片集成CPUM. CtrlVPUISPGPUIO单片集成（Monolithic Die）• 将所有子系统集成在同一裸片、• 使用同一工艺节点制造。数据来源：金元证券研究所整理➢ 图表：芯粒异构集成，不同功能芯片解耦制程，降低成本、良率提升且缩短上市周期“混合制程”• 集成最新的 IP• 为 IP 选择最佳工艺缩短上市时间 (TTM)• Chiplet 模块复用• 独立验证与测试• 解耦的开发步进 (Steppings)VPUGPUM.CtrlCPUIOISP可组合/可复用• 集成第三方 Chiplets• 灵活定义产品线 (SKUing)Chiplet 异构集成(Chiplet Heterogeneousintegration)良率 (Yield) 提升• 小芯片良率优于大芯片• 使用已知好芯 (KGD)金元证券工业制造
