> 数据图表如何解释先进封装的摩尔定律：解成本2026-1-1先进封装的摩尔定律：解成本➢ 单一从性能上而言，3D 堆叠技术利用 TSV（硅通孔）实现了最短的垂直互连距离，消除了 Chiplet 之间的横向通信延迟（Inter-chiplet latency）。相比之下，SoC及2.5D、S3D 受限于物理布线长度，性能略逊一筹。但可以看出，随着系统复杂度的提升，多芯粒及3D堆叠的S3D性能与SoC差异较小，不过成本上SoC要比S3D高的多。➢ 从功耗上而言，制程的优势较为显著。架构带来的差异（SoC vs 3D）远小于工艺升级带来的红利。虽然 3D 堆叠本身会引入微小的散热和供电挑战，但先进工艺的低漏电特性弥补。➢ 芯粒+3D堆叠的成本优势在系统复杂度提升下愈发明显。当系统规模达到 8 Tiles 时，SoC 的成本呈指数级暴涨。这是因为超大芯片的良率大幅下行，制造一块好芯片需要废弃无数块晶圆。而S3D则通过小芯片+3D堆叠从而实现近似性能下的成本优势。➢ 图表：不同封装/制程下的性能、功耗、成本对比模块数量增多，系统复杂度提升模块数量增多，系统复杂度提升模块数量增多，系统复杂度提升数据来源：《Cost-Performance Co-Optimization for the Chiplet Era》，金元证券研究所整理金元证券工业制造
