> 数据图表如何了解2.2.1 3D Fabric台积电引领方案，CoWoS性能优异
2025-11-22.2.1 3D Fabric台积电引领方案，CoWoS性能优异 CoWoS引领2.5D风潮，成为AI算力核心载载体•CoWoS是台积电的2.5D、3D封装技术，可分成CoW和WoS。CoW（ Chip-on-Wafer）是 芯片 堆叠 ， WoS（Wafer-on-Substrate） 则 是将 芯片 堆 叠在 基板 上，CoWoS（Chip-on-Wafer-on-Substrate）则是把芯片堆叠起来，再封装于基板上，最终形成2.5D、3D的形态，可节省芯片的空间，同时减少功耗和成本。• 台积电根据不同的互连方式，把“CoWoS”封装技术分为三种类型： CoWoS-S：使 用Si中 介层，该 CoWoS-R：采用InFO中用到的互连技术， CoWoS-L： 其 成本 介 于CoWoS-方 案 是 台 积 电 于 2011年 开 发其中介层使用RDL（重布线层）来连接小S 、 CoWoS-R之 间 ， 支 持 高 达的 第一种 “CoWoS” 技术。中芯片，支持弹性封装设计，适合对成本12颗 HBM存储器的堆叠应用 ，介层集成了SoC芯片和四个以较为敏感的AI ASIC应用、网通设备或边结 合 了 CoWoS-S 和 CoWoS-上的HBM2/HBM2E。缘AI。R/InFO的技术优点。CoWoS-SCoWoS-RCoWoS-LCoWoS-S/R/L结构图• 受NVIDIA Blackwell系列GPU量产 需求 推动 ，台 积电 预计， 从2025年第四季度开始，将CoWoS封装工艺从CoWoS-S转向CoWoS-L制程。CoWoS产能预测（’000 units/m）资料来源：半导体行业观察，TSMC官网，KGI estimates，摩尔芯球，嵌入式微处理器，全球半导体观察，与非网eefocus，平安证券研究所18 
