请问一下2.2.3 下一代技术方案快速推进，拓宽应用边界

> 数据图表

请问一下2.2.3 下一代技术方案快速推进，拓宽应用边界

2025-11-2

2.2.3 下一代技术方案快速推进，拓宽应用边界 受制于产能和AI时代更高算力的需求，CoWoS技术仍在不断迭代演进中• 台积电推出了面板级CoPoS（Chip-on-Panel-on-Substrate），创造性地采用面板级硅/玻璃中介层替代晶圆级硅中介层，开创了全新的封装范式。CoPoS促进了单一封装内更多半导体的集成，从而提高整体计算性结构图CoWoS、CoPoS、CoWoP对比表CoWoSCoPoSCoWoP能，实现了更高的基板利用率、更大的封装密度、减少的边缘浪费和更低的单位面积成本。目前，台积电嘉义AP7共规划八个阶段，其中P2、P3厂将优先补充SoIC，而CoPoS则预计P4实现大规模量产。• 近日，英伟达对CoWoS进行升级改造，直接砍掉CoWoS的结构说明裸片模组→硅中介层→ABF基板→PCB线宽/间距(L/s)CoWoS-L:5-8μm;CoWoS-R:8-12μm;CoWoS-S:10-15μm封装基板和BGA焊球，推出了CoWoP（Chip-on-Wafer-HBM支持6-8堆栈裸片模组→面板级RDL(替代硅中介层)→ABF基板→PCB面板级工艺下线宽/间距通常为8-15μm10-12堆栈(HBM4)(19TB/s带宽)裸片模组→硅中介层→直接绑定PCB(无需ABF基板)当前可实现15-20μm，但要实现全面量产需达到10μm以下6-8堆栈成本降低40-50%(去除ABF基板)on-PCB）技术。CoWoP结构简化，信号路径最短，因此可缩短约40%的信号传输路径。同时具有信号完整性提升、降低PCB热膨胀系数、改善电迁移等优势。目前，CoWoP技术已在2025年7月被列入称为GB100的内部测试平台中，预计2026年10月在GR150平台上，实现CoWoS与最新动态CoWoP并行封装策略。资料来源：半导体产业研究，半影光学，芯智讯，半导体行业观察，平安证券研究所成本较高(硅中介层+ABF)单位面积成本降低20-30%主要应用主要应用于AI加速器、高性能计算(HPC)及HBM堆叠模块面向下一代GPU、AI服务器拟用于未来Rubin Uitra和面板级SoC或下-代GPU/AI系统台积电与各大OSAT正积极扩张产能，设备供应商预测其强劲增长势头将至少持续至2026年。AI芯片需求强劲，订单能见度已延伸至2027-2028年。台积电嘉义AP7园区的P4和P5厂将用于生产CoPoS。CoWoP已于2025年7月作为英伟达“GB100”平台的一部分进入内部测试阶段，2026年10月将在英伟达的Rubin23

平安证券工业制造