然而，4F需要的工艺条件和材料与高性能外围线路的要求存在兼容问题。存储阵列中的垂直晶体管需要专门的外延生长技术、新型栅极介电层以及针对 DRAM 电荷存储而非开关速度优化的精心控制的掺杂轮廓。与此同时，外围线路受益于具有高介电常数金属栅极、应变硅沟道以及多个阈值电压选项的先进逻辑工艺，这些可最大化性能并最小化功耗。试图在同一晶圆上制造这两个部分会强制进行次优妥协，从而抵消了 4F的大部分潜在收益。为解决上述问题，CBA 技术或将成为重要技术思路。CMOS 键合阵列架构代表了制造范式的转变，将 DRAM 芯片分离成两个独立处理的晶圆，然后键合在一起形成最终器件。一个晶圆包含存储单元阵列及其数十亿个存储电容器和访问晶体管，而第二个晶圆容纳所有外围线路，包括感测放大器、行和列解码器、输入输出驱动器以及控制逻辑。在使用优化技术处理每个晶圆后，制造商使用晶圆对晶圆混合键合将它们连接起来，通过界面处的直接铜对铜和介电对介电键合创建电气连接。
