> 数据图表如何了解玻璃基封装具有更高的面积利用率2026-6-0突破硅中介层尺寸掩膜版极限，面板级大面积加工打开广阔降本空间。在与硅中介层（Silicon Interposer）的竞争中，玻璃基板具备独特的尺寸扩容与成本优势。随着 AI 算力需求激增，单颗 AI 芯片的封装尺寸持续放大。尽管阿斯麦的 EUV（（0.33NA）光刻，目前将最大掩模版尺寸限制在 2633 毫米（约 830 平方毫米），但台积电采用掩模拼接技术，拼接多块掩模图形以做大芯片尺寸。英伟达 Blackwell 架构 GPU 单封装尺寸约为掩模版尺寸的 3.3 倍，面积达约 2739 平方毫米下一代 Rubin GPU 预计扩至掩模版 4 倍尺寸，约 3320 平方毫米Rubin Ultra GPU 更将达到掩模版 9 倍尺寸，约 7470 平方毫米。除英伟达外，谷歌 TPU v9x（Humu从台积电 CoWoS 掩模版尺寸路线图来看：目前 5.5 倍掩模版尺寸已量产，9 倍目标 2027年落地，14 倍规划 2028 年，14 倍以上版本预计 2029 年推出。英特尔则计划 2028 年推出 12 倍掩模版尺寸的 EMIB 方案，匹配超大芯片封装需求。但封装尺寸持续放大，带来两大核心挑战：第一，方形大芯片难以在圆形晶圆上高效排布，晶圆边缘面积浪费严重。由此催生面板级封装（PLP）思路：以方形面板替代圆形晶圆，面积利用率可提升至75%以上。圆晶圆与方面板面积利用率对比：300 毫米圆晶圆随芯片尺寸增大，利用率从约 60%降至 50%左右而方形面板可稳定维持约 75%利用率，这为整合更多 Chiplet、构建单颗超大面积的 AI 芯片提供了极高的面积性价比。国盛证券工业制造
