> 数据图表

怎样理解DRAM Scaling 面临挑战

2026-6-6
怎样理解DRAM Scaling 面临挑战
低单位成本的同时有效提升产品性能,获取经济效益。由于漏电流、成本等物理及商业化层面的挑战,DRAM 平面架构演进逼近极限,工艺制程的微缩速度正在放缓。自进入 10 纳米节点以来,DRAM 的比特密度增长陷入了停滞。即便三星在 1z 节点、SK 海力士在 1a 节点引入了 EUV 光刻,也未能显著提升密度。